

3 PN="JP 2063314"
?T S2/5/ALL

2/5/1 (Item 1 from file: 345)
DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat
(c) 2001 EPO. All rts. reserv.

9178957

Basic Patent (No,Kind,Date): JP 2063314 A2 900302 <No. of Patents: 001>

PATENT FAMILY:

JAPAN (JP)

Patent (No,Kind,Date): JP 2063314 A2 900302
SPREAD SPECTRUM WAVE GENERATOR (English)
Patent Assignee: TOKYO KEIKI KK
Author (Inventor): HORINOUCI SHINICHI; TAKEUCHI TAKAHIKO
Priority (No,Kind,Date): JP 88215473 A 880830
Applic (No,Kind,Date): JP 88215473 A 880830
IPC: * H03K-003/72; H04J-013/00
Derwent WPI Acc No: ; G 90-112210
JAPIO Reference No: ; 140239E000053
Language of Document: Japanese

2/5/2 (Item 1 from file: 347)
DIALOG(R)File 347:JAPIO
(c) 2001 JPO & JAPIO. All rts. reserv.

03087814 **Image available**
SPREAD SPECTRUM WAVE GENERATOR

PUB. NO.: 02-063314 [*JP 2063314* A] ✓
PUBLISHED: March 02, 1990 (19900302)
INVENTOR(s): HORINOUCI SHINICHI
TAKEUCHI TAKAHIKO
APPLICANT(s): TOKYO KEIKI CO LTD [000338] (A Japanese Company or
Corporation), JP (Japan)
APPL. NO.: 63-215473 [JP 88215473]
FILED: August 30, 1988 (19880830)
INTL CLASS: [5] H03K-003/72; H04J-013/00
JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 44.2 (COMMUNICATION --
Transmission Systems)
JOURNAL: Section: E, Section No. 930, Vol. 14, No. 239, Pg. 53, May
21, 1990 (19900521)

ABSTRACT

PURPOSE: To obtain an accurate and stable spread spectrum wave without any frequency deviation by constituting the circuit with the combination of the 1st counter for setting frequency division data, a logic circuit for end of output, the 2nd counter for frequency division count and a frequency divider.

CONSTITUTION: The 2nd counter 12 increments a data from the 1st counter according to a clock from a clock generating source 14 and outputs a carry signal to a frequency divider 15 and the 1st counter 11. The processing is repeated and a digital chirp wave is outputted from the frequency divider 15. When a data outputted from the 1st counter 11 reaches a prescribed setting value, the logic circuit 13 stops the clock to the 2nd counter 12 to stop the production of the chirp wave. Since the frequency divider 15 frequency-divides the clock accurately, an accurate and stable chirp wave is generated.

2/5/3 (Item 1 from file: 351)
DIALOG(R)File 351:Derwent WPI
(c) 2001 Derwent Info Ltd. All rts. reserv.

008225209 **Image available**

WPI Acc No: 1990-112210/*199015*

Spread-spectrum wave generator for data communication - connects
frequency divider to output of clock-controlled data counter NoAbstract
Dwg 1/4

Patent Assignee: TOKYO KEIKI KK (TKKS)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 2063314	A	19900302	JP 88215473	A	19880830	199015 B

Priority Applications (No Type Date): JP 88215473 A 19880830

Title Terms: SPREAD; SPECTRUM; WAVE; GENERATOR; DATA; COMMUNICATE; CONNECT;
FREQUENCY; DIVIDE; OUTPUT; CLOCK; CONTROL; DATA; COUNTER; NOABSTRACT

Derwent Class: U22; W02

International Patent Class (Additional): H03K-003/72; H04J-013/00

File Segment: EPI

DIALOG(R) File 351:Derwent WPI
(c) 2001 Derwent Info Ltd. All rts. reserv.

008225209 **Image available**

WPI Acc No: 1990-112210/199015

**Spread-spectrum wave generator for data communication - connects
frequency divider to output of clock-controlled data counter NoAbstract**

Dwg 1/4

Patent Assignee: TOKYO KEIKI KK (TKKS)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 2063314	A	19900302	JP 88215473	A	19880830	199015 B

Priority Applications (No Type Date): JP 88215473 A 19880830

Title Terms: SPREAD; SPECTRUM; WAVE; GENERATOR; DATA; COMMUNICATE; CONNECT;
FREQUENCY; DIVIDE; OUTPUT; CLOCK; CONTROL; DATA; COUNTER; NOABSTRACT

Derwent Class: U22; W02

International Patent Class (Additional): H03K-003/72; H04J-013/00

File Segment: EPI

Manual Codes (EPI/S-X): U22-A01; U22-A02D; W02-K05

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 平2-63314

⑮ Int. Cl.⁵

識別記号

庁内整理番号

⑬ 公開 平成2年(1990)3月2日

H 03 K 3/72
H 04 J 13/00

A 8626-5 J
8226-5 K

審査請求 未請求 請求項の数 2 (全4頁)

⑭ 発明の名称 スペクトラム拡散波発生器

⑯ 特 願 昭63-215473

⑰ 出 願 昭63(1988)8月30日

⑱ 発 明 者 堀 ノ 内 真 一 東京都大田区南蒲田2丁目16番46号 株式会社東京計器内
⑲ 発 明 者 武 内 宇 彦 東京都大田区南蒲田2丁目16番46号 株式会社東京計器内
⑳ 出 願 人 株式会社東京計器 東京都大田区南蒲田2丁目16番46号
㉑ 代 理 人 弁理士 竹 内 進 外1名

明 細 書

1. 発明の名称

スペクトラム拡散波発生器

2. 特許請求の範囲

(1) 桁上げまたは桁下げ信号の入力によりカウントアップまたはカウントダウンしたデータを出力する第1カウンタと、該第1カウンタからのデータとクロック発生源からのクロックが入力する出力終了用論理回路と、前記データを論理回路からのクロックに従ってインクリメントして前記桁上げまたは桁下げ信号を出力する第2カウンタと、該第2カウンタが出力する桁上げまたは桁下げ信号を分周する分周器と、を備えたことを特徴とするスペクトラム拡散波発生器。

(2) 前記第1カウンタと前記第2カウンタとの間に第1カウンタからのデータがアドレスとして入力しそのアドレスに対応した書き込まれているデータを出力するROMを設けたことを特徴とす

る前記請求項1記載のスペクトラム拡散波発生器。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、例えば読出遅延装置と非接触メモリモジュール間のデータ通信に用いられるスペクトラム拡散波発生器に関する。

[従来の技術]

従来のスペクトラム拡散波、例えばチャープ波などを発生させる発生器としては、第4図に示すようなものがある。

第4図において、1は電圧制御発振器(以下、VCO)であり、例えばチャープ波をつくりたいときは、このVCO1に制御信号である三角波2を入力することで、チャープ波3または4を発生させていた。また、チャープ波以外のその他のスペクトラム拡散波をつくりたいときは、それに応じた電圧値を入力することにより、所望のスペクトラム拡散波を得ていた。

〔発明が解決しようとする課題〕

しかしながら、このような従来のスペクトラム拡散波発生器にあっては、VCOは一般に安定性が悪く、温度や電源電圧によって周波数が変動し、また入力電圧と出力周波数との関係が非直線なため、正確で安定したチャープ波などをつくることが極めて困難であるという問題点があった。

また、一般にVCOは自走周波数と呼ばれる周波数で定常発振をしているため、パルス状のチャープ波を発生する場合には、VCOの出力部にアナログスイッチなどのゲート回路などが必要であり、かつゲートの開閉は発振器出力をゼロクロスのタイミングで行なう必要があり、極めて複雑なコントロール回路が必要となるという問題点もあった。

本発明は、このような従来の問題点に鑑みてなされたものであって、正確で安定した所望のスペクトラム拡散波を出力することができ、かつ回路

構成が簡単なスペクトラム拡散波発生器を提供することを目的としている。

〔課題を解決するための手段〕

前記目的を達成するために、本発明は、桁上げまたは桁下げ信号の入力によりカウントアップまたはカウントダウンしたデータを出力する第1カウンタと、該第1カウンタからのデータとクロック発生源からのクロックが入力する出力終了用論理回路と、前記データを論理回路からのクロックに従ってインクリメントして前記桁上げまたは桁下げ信号を出力する第2カウンタと、該第2カウンタが出力する桁上げまたは桁下げ信号を分周する分周器と、を備えたものである。

〔作用〕

本発明においては、分周データ設定用第1カウンタ、出力終了用論理回路、分周値カウント用第2カウンタ、および分周器を組み合わせる回路を構成したため、周波数ずれのない正確で安定した

スペクトラム拡散波を得ることができる。

また、第1カウンタの所定の設定データにより、クロックの第2カウンタへの入力を停止し、スペクトラム拡散波の発生を止めることができ、スペクトラム拡散波の出力を設定波形のみとすることができる。さらに、VCOに入力する電圧源回路などの回路が不要となり、部品点数を減少し、回路構成を簡単化することができ、消費電力を節約することができる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第1図は本発明の一実施例を示す図である。

まず、構成を説明すると、第1図において、11は分周データ設定用第1カウンタであり、第1カウンタ11はスタート信号によりクリアされた後、分周値カウント用第2カウンタ12からのキャリア信号（桁上げ）またはボロー信号（桁下げ

信号）の入力によりカウントアップまたはカウントダウンしたデータを論理回路13および第2カウンタ12に出力する。

そして、この第1カウンタ11がカウントアップするか、またはカウントダウンするかにより、出力されるチャープ波の周波数が次第に高くなるか、または次第に低くなるか決められる。また、第1カウンタ11が出力するデータがある定められた設定値になると、論理回路13により第2カウンタ12へのクロック入力を停止し、チャープ波の発生を止めるようにしている。

14はクロック発生源であり、クロック発生源14はクロックを発生させて論理回路13に送る。

論理回路13には第1カウンタ11からデータが入力しており、論理回路13は第2カウンタ12にクロックを供給するが、前述したように、データがある設定値になると、クロックの出力を停止する。

第2カウンタ12はクロックに従って第1カウンタ11からのデータをインクリメントしていき、キャリー信号を分周器15および第1カウンタ11にそれぞれ出力する。分周器15は第2カウンタ12からのキャリー信号を分周してデジタルチャープ波を出力する。

次に、動作を説明する。

スタート信号により第1カウンタ11はクリアされ、第2カウンタ12からのキャリー信号により、カウントアップ、またはカウントダウンしたデータを論理回路13および第2カウンタ12に出力する。

第2カウンタ12は、論理回路13を介して入力するクロック発生源14からのクロックに従って第1カウンタ11からのデータをインクリメントしていき、キャリー信号を分周器15および第1カウンタ11に出力する。これらが繰り返されて、分周器15よりデジタルチャープ波が出力さ

れる。

ここで、第1カウンタ11が出力するデータがある定められた設定値になると、論理回路13により第2カウンタ12へのクロックを停止し、チャープ波の発生を止める。

第2図(a)、(b)は、出力されるチャープ波をそれぞれ示し、図中(a)は第1カウンタ11がカウントアップしたときの波形を、図中(b)は第1カウンタ11がカウントダウンしたときの波形を示す。すなわち、第1カウンタ11がカウントアップしたときは、チャープ波の周波数は次第に高くなり、第1カウンタ11がカウントダウンしたときは、チャープ波の周波数は次第に低くなる。

このように、分周器15は正確なクロックを分周するため、周波数ずれのない正確で安定したチャープ波を発生させることができる。また、外部からのスタート信号および内部設定値によるスト

ップ信号により所望のチャープ波のみ出力することができる。また、スタート信号は、クリアでスタートするだけでなく、所定のデータを設定し、そのデータをロードする信号によってもスタートできる。したがって、任意の周波数からスタートできる。さらに、VCOに入力する電圧源回路などの回路が不要となるため、部品点数が減少し、回路構成を簡単化することができ、電力消費も少なくてすむ。

次に、第3図は、本発明の他の実施例を示す図である。

本実施例は、第1カウンタと第2カウンタとの間にROMを設けた例である。

第3図において、16はROMであり、このROM16は、第1カウンタ11と第2カウンタ12との間に設けられている。第1カウンタ11は、ここではROMアドレス発生用のもので、第1カウンタ11から出力されるデータがROM16の

アドレスとなる。ROM16内にはストップ信号を含め、チャープ波やその他のPN系列などのスペクトラム拡散波をつくるようなデータが書き込まれている。ROM16はそのアドレスに対応したデータを論理回路13及び第2カウンタ12に出力する。

第2カウンタ12はROM16より出力されたデータを論理回路13を介してクロック源14からのクロックに従ってインクリメントし、キャリー信号を分周器15および第1カウンタ11に出力する。

キャリー信号により分周器15の出力が反転し、かつ第1カウンタ11をインクリメントする。これらが繰り返されてスペクトラム拡散波が出力される。

そして、ROM16からのストップ信号により、第2カウンタ12へのクロックを停止し、スペクトラム拡散波の発生を中止する。

本実施例においては、ROM 16内に書き込んだデータにより、チャープ波やその他のPN系列などのスペクトラム拡散波をつくることができ、また、所望のスペクトラム拡散波のみを出力することができる。

〔発明の効果〕

以上説明してきたように、本発明によれば、周波数ずれのない正確で安定したスペクトラム拡散波を発生させることができる。また、外部からのスタート信号および内部設定値によるストップ信号により、スペクトラム拡散波を設定波形のみの出力とすることができる。さらに、VCOに入力する電源回路などの回路が不要となるため、部品点数が減少し、回路構成を簡単化することができ、消費電力を節約することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、

第2図(a)、(b)はチャープ波を示す図、

第3図は本発明の他の実施例を示すブロック図、
第4図は従来例を示す図である。

図中、


- 11…第1カウンタ、
- 12…第2カウンタ、
- 13…論理回路、
- 14…クロック発生源、
- 15…分周器、
- 16…ROM。

特許出願人 株式会社東京計器


代理人 弁理士 竹内 進

代理人 弁理士 宮内 佐一郎


第1図



第2図



第3図



第4図

